首页 行业 最新信息 查看内容

5nm怎样给摩尔定律续命?巨头开打制程之战2.0,祭出三大杀器 ... ...

2019-11-22 03:47| 发布者: | 查看: 19| 评论: 0

摘要:   看点:摩尔定律将死?5nm 点燃新一轮制程之战。  摩尔定律似一把离弦的箭,自 1965 年穿越了半个多世纪,掠过无数狼烟四起的芯片制程战场,这次它又将稳稳地瞄准 5nm 制程赛的靶心。  回味上一场由台积电和 ...

  看点:摩尔定律将“死”?5nm 点燃新一轮制程之战。

  摩尔定律似一把离弦的箭,自 1965 年穿越了半个多世纪,掠过无数狼烟四起的芯片制程战场,这次它又将稳稳地瞄准 5nm 制程赛的靶心。

  回味上一场由台积电和三星搅起的 7nm 制程战局,战事尚未真正落下帷幕,然而在业界普遍看来胜负已分。

  但芯片制程这片江湖从不缺刀光剑影与称霸的野心。先进制程的纷争一波未平一波又起,台积电和三星这两位“宿敌”,正紧锣密鼓地筹备新一轮 5nm 战事。而 2019 年,也就成了这两家接连喊话 5nm 制程战局的一年。

  这厢三星刚公布技术路线图,谈流片、谈量产、谈合作;那厢台积电就紧接迎来试产阶段,秀良率、秀产能,你方唱罢我登场。

  另一旁沉默许久的老势力英特尔也蠢蠢欲动,前些日子宣布它将在几年内重回 7nm 战局,并首次谈及 5nm 研发,欲抢下 5nm 赛局为数不多的“早鸟票”。

  纵观今天下大势,随着 5G 和 AI 技术的发展,以及大数据的爆炸式激增,未来新产业、新应用的计算需求和功耗也正等着 5nm 芯片战果的嗷嗷待哺,催促着整个半导体产业链不断冲刺物理极限的天花板,火拼先进制程给摩尔定律续命。

  刀锋至此,台积电、三星、英特尔摩拳擦掌,5nm 战争即将一触即发。

  有意思的是,5nm 战事与以往有着些许不同,左右局势胜利的关键因素正在悄然发生变化。

  5nm 先进制程已不仅仅是代工厂商之间的战争,它亦是核心工艺和半导体材料走到极限的重要转折节点。

  那么,这些玩家为何要奋力拼杀 5nm 制程?目前它们的战局如何?若要拿下 5nm 制程的王座,它们又该从哪里撬开核心工艺与新材料的突破口?

  这次,智东西将目光聚焦在 5nm 制程预热赛中,通过深度调查,探究芯片制程在演进背后的核心与关键。在剖析它们是如何刷新摩尔定律下限的同时,我们也试图从这场制程节点比拼的火光中窥见,这场战争将会对产业链的哪些环节带来颠覆性的影响。

  一、5nm 制程:摩尔定律发展的重要转折点

  引得战火纷纷的 5nm 究竟能给行业带来什么?

  一位国内头部芯片设计企业的技术专家告诉智东西:“从行业最直观的受益来讲,无非是让产品获得更高算力的同时,还能保持相同甚至更低的功耗,整体性能进一步加强。”他这种观点也已成为芯片行业的共识。

  这也与英特尔创始人之一,戈登·摩尔在 1965 年提出的摩尔定律息息相关。他认为,集成电路上可容纳的晶体管数量,每隔 18 至 24 个月就会增加一倍,性能也将提升一倍。

  当芯片制程演进到 5nm,它晶体管的集成度和精细化程度都要比以往更高,可容纳更复杂的电路设计,并将更丰富的功能融入其中。

  但从目前行业的普遍应用上看,许多产品用 28nm、14nm,甚至 10nm 就已绰绰有余,再费劲花更高的成本与精力来研发 5nm 制程,暂且看来就是个赔本的买卖。

  部分业内人士认为,不是所有行业都对 5nm 有着强劲的需求,它在现阶段并非多数市场的刚需。

  话虽如此,当我们把目光放至未来,随着 5G 和 AI 技术的发展,以及全球大数据的爆发式增长,5G 智能终端、VR/AR 产品、机器人、AI 和超算等产品的成熟和应用,都将对芯片的性能、能耗和算力都有着更加严格的要求。

  从另一个维度来说,业内普遍认为,芯片这类硬件的发展也将催生出新的应用生态,或是对早已成熟的市场带来革命性的颠覆。

  例如,当下因苹果 AirPods 而重新迎来第二次黄金时代的 TWS(真无线立体声耳机)市场,各大厂商使用的蓝牙芯片制程尚未踏入 7nm 领域,大多聚集在 28nm 至 12nm 中。

  但随着市场需求倒逼着蓝牙芯片的发展,未来各家厂商为了能在更小的芯片中集成更多的功能与应用,也将逐渐推动蓝牙芯片朝着 7nm 甚至是 5nm 制程演进。

  不可否认,5nm 制程的演进是各项技术和产业逐步成熟、变革的必经之路,亦是根基。


半导体代工厂制程路线图

  二、5nm 制程战局三足鼎立

  随着先进制程的不断演进,工艺研发的门槛越来越高,成本与技术逐渐成为一座座制程演进的分水岭。

  目前行业中布局 5nm 制程的玩家,主要有台积电、三星和英特尔三足鼎立。其中,台积电和三星的对峙最为激烈,淡出赛局许久的英特尔则在一旁蓄势待发。

  过去一年以来,5nm 芯片试产、量产和良率等消息的不断释放,持续刺激着业界神经。

  具体地说,这些玩家都在比拼些什么呢?从现阶段玩家打出的牌面来看,它们主要在拼技术路线、研发进度、工艺性能和客户订单这四个方面。

  1、技术路线:台积电抢先,英特尔殿后

  今年 6 月,台积电率先出击,将芯片代工计划路线图在众人面前缓缓铺开。台积电的 5nm 研发节奏较快些,它已在今年三月进入了风险试产阶段,并预估于明年 2 月量产。


台积电公布的 5nm 工艺进展和技术特性

  紧接着,在台积电公布后的一个月,三星的研发路线图也随之亮相。6nm、5nm 和 4nm 工艺将接踵而至,三星表示 5nm LPE(5nm Low Power Early)工艺将在今年内完成流片,并于明年上半年投入量产。


三星最新公布的芯片制程路线图

  与 10nm 制程相爱相杀许久的英特尔,虽然没有对先前的 7nm 战局表现出太多的热情,但在今年 10 月,它也终于抛出了未来四年的规划进程,第一次喊话 5nm。

  相比之下,英特尔的 5nm 制程离量产还要晚上几年,它也并未透露更多具体的时间和信息,仅表示目前工艺研发进程可观,若一切正常,将在 2023 年正式推出。

  2、研发进度:台积电产能进度可观

  三星在 10 月底发布的 2019 年 Q3 财报时提到,其 5nm EUV 工艺已进入流片阶段。

  这家公司还走了一条生态联合的路线,在 10 月宣布自己将与 ARM、新思科技(Synopsys)携手开发一整套优化工具及 IP,让芯片厂商在三星 5nm 工艺的基础上,快速打造基于 ARM Herculues CPU 核心的芯片。

  台积电的研发进度则显得更加直接。据业内人士透露,目前台积电 5nm 的试产良率已经达到 50%,且月产能也已从最初的 4.5 万片晶圆涨至 8 万片,几乎翻了一番。

  3、工艺性能:三星芯片功耗稍逊一成

  实际上,三星的 5nm LPE 工艺沿用了 7nm LPP(Low Power Plus)工艺的晶体管和 SRAM,性能相比 7nm 增强了 10%,逻辑效率提升 25%,功耗也将降低 20%。

  另一方面,台积电总裁魏哲家曾表示,与自身的 7nm 工艺相比,其 5nm 晶体管密度将有 80% 的提升,运算速率也将提升 20%,功耗则降低 30%。

  4、客户订单:三星默声,台积电确定两大客户

  与自身的研发进度一样,对于目前拿到的 5nm 订单,三星除了确认已有客户外,并未放出更多讯息。

  台积电的 5nm 良率虽还有较大提升空间,但一些大客户看到台积电势头渐涨的 5nm 工艺,也忍不住先捷足先登抢产能。

  就在上个月,台积电官方谈到,自家首批 5nm 工艺已顺利拿下苹果和华为海思两大客户,将分别打造苹果 A14 芯片,以及华为新一代麒麟芯片。

  5nm 战局尚处于预热赛阶段,目前仍以台积电和三星的相互较劲为主要看点,而拿到 5nm 制程入场券的英特尔,离真正踏入赛道还有较远一段距离。

  三、5nm 制程之战的三大焦点

  5nm 制程之战爆发,无疑是对摩尔定律的再一次艰难推进。

  它与以往节点最大的不同在于,5nm 制程将是一场涉及代工厂、设备厂和材料厂等全产业链战局的大爆发,其中核心工艺、EUV 设备还是半导体材料,都将走到极限。

  而这,也成为了 5nm 制程的三大革新焦点:

  1、核心工艺:FinFET 与 FD-SOI 孰美?

  从目前业内的芯片制造核心工艺来看,FinFET 与 FD-SOI 是最重要的两项技术,摩尔定律在它们的基础上不断向前推进。

  关于这两项工艺哪个更胜一筹,也一直是业界争论的焦点。

  (1)FinFET:3D 晶体管设计的重要转折点

  FinFET(Fin Field-Effect Transistor)又称鳍式场效晶体管,由加州大学伯克利分校胡正名教授发明,极大地推动了摩尔定律的发展。

  作为芯片从平面器件转向 3D 器件构造的重要突破口,FinFET 的意义十分重大。


FinFET 工艺结构特点

  与以往的 2D 结构晶体管相比,FinFET 工艺的特点在于,它将闸门设计成了像鱼鳍般的 3D 结构,把以往水平的芯片内部结构变垂直,把晶体厚度变薄。

  这种设计,不仅能很好地接通和断开电路两侧的电流,大大降低了芯片漏电率高的问题,还大幅地缩短了晶体管之间的闸长。

  与台积电原本的 28nm HPM 工艺相比,FinFET 工艺的芯片栅极密度增加了两倍,且在同等功耗下的速度提升超过 40%,同等频率下的功耗降低超过 60%。

  然而,FinFET 的工艺制造过程较为复杂,作为先进工艺的成本也较为昂贵。

  据市场研究机构 Gartner 统计,设计 28nm 芯片的成本约为 3000 万美元,而 16nm 或 14nm 芯片的平均成本约为 8000 万美元,7nm 芯片则达到 2.71 亿美元。

  对于现在业内的许多厂商来说,他们更愿意将资本投入在还有较长生命周期的 28nm 制程中。

  (2)FD-SOI:加入绝缘体物质,优化运行速度与功耗继

  FinFET 工艺之后,FD-SOI 工艺的技术优势和应用前景也慢慢地受到了业界的关注,包括三星、格芯和索尼等在内的厂商都在逐渐加大对 FD-SOI 工艺的投入。

  FD-SOI 与 FinFET 最大的不同在于,FinFET 工艺注重晶体管的优化设计,而 FD-SOI 则注重晶片底衬的设计。


FD-SOI 工艺结构特点

  从架构设计上看,FD-SOI 为了降低晶体管之间的寄生电容,在硅晶体管之间加入了绝缘体物质。

  与 FinFET 相比,FD-SOI 的设计和制造不仅更加简单,还可在提高芯片运行速度的同时,降低芯片的运行功耗。

  格芯曾公布数据显示,FD-SOI 工艺的光刻层比 FinFET 工艺少了将近 50%,16nm 或 14nm 芯片的平均成本降低 20%。

  也就是说,若按格芯的数据标准来计算,用 FD-SOI 工艺制造的 22nm 芯片,其性能和功耗数据与用 FinFET 工艺制造的 16nm 或 14nm 芯片不相上下。

  但这一工艺的应用也存在难点,FD-SOI 的基片价格较为昂贵,纵观当下半导体制造业,FinFET 工艺在先进制程设计中仍是主流。

  (3)5nm 以下工艺面临物理极限

  FinFET 与 FD-SOI 两大工艺各有千秋,但随着制程推进到 5nm 节点,工艺技术的发展又将面临一个新的分水岭。

  在大多数业内人士看来,现阶段包括 FinFET 和 FD-SOI 在内的芯片工艺,都将在 5nm 制程之后失效。

  到底是在现有的工艺基础上进行改良,还是抛弃原有工艺,研发新工艺也成为了业界所关心的话题。

  其实,学术界早已提出了一种全新的解决方案——GAA MCFET(多桥通道 FET)。

  GAA MCFET 工艺对芯片晶体管的架构都进行了全新的设计,它将芯片晶体管内部的硅通道全都用栅极材料包围,不仅能增加晶体管的密度,降低功耗,还可进一步增加沟道的缩放潜力,提高芯片性能。

  但任何一项技术从学术界走向产业界还需要长期的研究与改良。未来,GAA MCFET 是否能真的撑起 5nm 以下芯片制程演进的天花板,还需要等待技术与时间的验证。

  面对这一工艺节点,今年 5 月,三星宣布其在 3nm 将弃用 FinFET 工艺,转而采用 GAA MCFET 工艺技术。

  台积电虽也宣布将在今年年底启动 3nm 晶圆厂建设,但关于 3nm 的技术细节,它却未曾过多披露。

  2、光刻机设备:EUV 光刻成 5nm 以下必备技术实际上,在推进摩尔定律发展的过程中,不仅仅需要芯片核心工艺的创新研发,在制造设备和制造材料方面,也要作出改变。其中,最为核心的制造设备当属光刻机。


ASML 生产的第四代 EUV 光刻机

  现阶段,大多数芯片厂商使用的是一种名为深紫外光(DUV,Deep Ultra Violet)的技术,波长 193nm。

  随着芯片制程的不断演进发展,晶体管的面积和密度愈发接近物理极限,特别是从 7nm 开始,DUV 技术在制造芯片是将会产生严重的衍射现象,摩尔定律的发展从设备上就已面临瓶颈。

  在这一趋势下,从上个世纪就开始研发的极紫外(EUV,Extreme Ultraviolet Lithography)技术又重新被业界寄于重望。

  EUV 是一种采用 13.5nm 长的极紫外光作为光源的光刻技术,对光照强度、能耗效率和精度等都有极高要求。

  虽然在 7nm 阶段,EUV 还不是必备技术,但随着制程的推进,业界普遍认为它将是 5nm 以下制程的必备工具。

  目前,全球仅有荷兰 ASML 唯一一家公司掌握着高端光刻机的核心技术,可生产 EUV 光刻机。但 EUV 光刻机的成本十分昂贵,每台售价高达 1.2 亿美元,几乎是 DUV 光刻机价格的 2 倍。

  3、半导体材料:光刻胶成摩尔定律重要突破口

  有了新的核心工艺和 EUV 光刻机就能万事大吉?并不是。

  有业内人士提到,推进摩尔定律在 5nm 以下的发展,并不能单纯依靠核心工艺的创新与 EUV 设备的加持。从材料角度来说,光刻胶等半导体材料的创新也是制程演进的关键所在。

  今年 7 月 1 日,日韩之间的半导体材料大战爆发,韩国用于制造半导体和零部件设备的光刻胶、高纯度氟化氢和含氟聚酰亚胺三大半导体材料,均遭到日本的出口限制,对韩国部分重要的产业发展造成了不小的影响。

  光刻胶则是这三类半导体材料中的重中之重。

  在芯片制造过程中,曝光、显影和刻蚀等重要工艺步骤都与光刻胶有关,耗时占总工艺时长的 40% 至 60%,成本也占整个芯片制造成本的 35%。

  不难看出,半导体材料之争也是一场硬实力的比拼。那么,在芯片制程演进过程中,半导体材料应用有何不同?新旧材料的分水岭又在哪?

  芬兰半导体材料公司 Pibond 的资深业务总监许庆良告诉智东西,这主要可分为有机光刻胶和无机光刻胶的两个使用阶段。

  有机光刻胶主要用于 90nm 到 7nm 的芯片制造中,但随着制程推进到 5nm 到 3nm 左右时,将开始需要无机光刻胶。

  这两者最大的区别在于碳物质。

  如果在 5nm 至 3nm 左右的芯片制造中继续采用有机光刻胶,那么,当光刻机将电路结构转印到感光材料上时,光刻胶被曝光的部分将会变得非常模糊,这会严重影响后续显影和刻蚀等工艺步骤的质量。在他看来,5nm 至 3nm 制程左右不仅是光刻胶材料新旧交替的一个大节点,亦是芯片制程在 5nm 后续演进中的一个重要突破口。

  作为推进芯片制程发展的一大关键,新半导体材料是否能打破摩尔定律的桎梏呢?

  这个问题,许庆良并未给出明确的答案。但他思考了几秒后,笃定地说:“材料一定是半导体未来发展的关键。”

  他谈到,美国曾有一位著名的半导体材料巨头表示,在未来半导体行业发展中,他将会把 10% 的成本投入在设备和硬件部分,而剩下的 90% 则将投入在材料中。

  “所以未来要让摩尔定律走下去,突破口一定是在材料,而不是设备。”许庆良说。


晶圆光刻工艺流程图

  四、结语:摩尔定律不死,制程之战不息

  不难看出,5nm 所点燃的新一轮制程之战,不仅是一次制程的转折点,也将是一场工艺、设备与材料的质的飞跃。

  就目前看来,台积电和三星的 5nm 战局预热仍在紧张筹备中,并在未来还有双方老对手英特尔意欲入局。虽然三星率先提出了推进 3nm 制程工艺的解决方案,但这是否是雨声大雨点小我们还不得而知。

  与以往不同的是,这场制程之战的战火也将不再局限于代工厂或是芯片厂商之间的竞争,它亦将烧到更上游的半导体材料厂商、光刻机设备,甚至是学术界和产业界的新工艺研发中。

  因此,决定这场制程战胜负的,不再单纯是设备与制程技术,随着工艺和材料都双双接近极限点,能否最先实现工艺和材料的质变,也成为了芯片厂商们的胜利王牌。

  那么,经历了 5nm 之后,制程之战的演进是否又会随着摩尔定律的缓慢发展而逐渐消亡?

  倒也未必,因为在此之前,不管是学界还是业界都早已投入了巨大成本,只为从中撬出一个新的突破口。只要摩尔定律未死,制程之战的烽烟也将会延绵不息地传递下去。

  摩尔定律从爆发冲刺到蹒跚前进,这场制程之战 2.0 所点燃的全产业链战局,是否能挣脱摩尔定律的桎梏?让我们拭目以待。(本账号系网易新闻·网易号“各有态度”签约帐号)


鲜花

握手

雷人

路过

鸡蛋
毒镜头:老镜头、摄影器材资料库、老镜头样片、摄影
爱评测 aipingce.com  
返回顶部