作者：万南 今年的闪存峰会，东芝奉上不少干货。 除了获得展会最佳的 XFMEXPRESS 形态固盘、以太网 SSD、XL-Flash 等，东芝在路线图中还前瞻了 SAS 4 接口、PCIe 5.0/6.0 标准、甚至是 BiCS 第四、第五代、第六代、第七代闪存产品，信号带宽分别高达 800MT/s、1200MT/s、1600MT/s和超过 2000MT/s。 同时，5bit/cell 的 PLC（Penta-level cell）闪存也新鲜登场，存储密度比 QLC 更高，但对主控、电路设计的要求也更高。如图所示，PLC 闪存需要主控准确控制 32 路电压，挑战相当大。
与 MLC、TLC 相比，QLC（4bit/cell）已经相当慢，并且读写寿命最低。不过，东芝表示，NVMe 协议中的新功能如 ZNS（分区命名空间）应该有助于缓解其中的一些问题。ZNS 设计之初是用于减少写入放大，减少过载和 DRAM 高占用，当然，也能提高吞吐量和改善延迟。
另外，从工艺上，东芝也在研发分割式 3D 存储工艺，看起来似乎是可以拼接 QLC 和 PLC，以增加容量密度。
|
